pest Available Copy

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2003 EPO. All rts. reserv.

16514423

Basic Patent (No, Kind, Date): JP 2000294723 A2 20001020 < No. of Patents:

001>

STACKED SEMICONDUCTOR DEVICE AND ITS MANUFACTURE (English)

Patent Assignee: MATSUSHITA ELECTRONICS CORP

Author (Inventor): ISHIKAWA KAZUHIRO

IPC: *H01L-025/065; H01L-025/07; H01L-025/18

Derwent WPI Acc No: G 01-392330 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 2000294723 A2 20001020 JP 99102279 A 19990409 (BASIC)

Priority Data (No, Kind, Date):

JP 99102279 A 19990409

DIALOG(R) File 347: JAPIO (c) 2003 JPO & JAPIO. All rts. reserv.

|mage available 06708891 STACKED SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

2000-294723 [JP 2000294723 A] PUB. NO.:

October 20, 2000 (20001020) PUBLISHED:

INVENTOR (s): ISHIKAWA KAZUHIRO

APPLICANT(s): MATSUSHITA ELECTRONICS INDUSTRY CORP

11-102279 [JP 99102279] APPL. NO.: April 09, 1999 (19990409) FILED:

H01L-025/065: H01L-025/07; H01L-025/18 INTL CLASS:

ABSTRACT

PROBLEM TO BE SOLVED: To improve a heat radiation characteristic by electrically connecting a first semiconductor device and a second semiconductor device, and sealing the outer surrounding of the first and second semiconductor devices with resin so that a metal plate installed on the second semiconductor device is exposed.

SOLUTION: For electrically introducing an electric signal from a second semiconductor element 5 to a user substrate, an electrode terminal 16 at an outer peripheral part on the rear face of the semiconductor carrier substrate 8b of the second semiconductor element 5 is bonded to a bonding pad part 17 installed at the outer peripheral part of the surface face of a semiconductor carrier substrate 8a in a first semiconductor element 1 at a stacked lower side by metallic thin wire 13. A metallic plate 18 is arranged in the almost center part of the rear face 8b of a semiconductor carrier substrate 8b on the side of the second semiconductor element 5. The upper area of the semiconductor carrier substrate 8a is sealed with potting sealing resin 19 so that the metallic plate 18 is not covered.

COPYRIGHT: (C) 2000, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出限公開番号 特開2000-294723 (P2000-294723A)

В

(43)公開日 平成12年10月20日(2000.10.20)

(51) IntCl'

識別記号

FI H01L 25/08 テーマコート*(参考)

H01L 25/065

25/07

25/18

審査請求 未請求 請求項の数5 OL (全 7 頁)

(21)出度番号

特團平11-102279

(22)出顧日

平成11年4月9日(1999.4.9)

(71) 出額人 000005843

松下電子工業株式会社

大阪府高槻市幸町1番1号

(72) 発明者 石川 和弘

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(74)代理人 100097445


弁理士 岩橋 文雄 (外2名)

(54) 【発明の名称】 租層型半導体装置およびその製造方法

(57)【要約】

【課題】 積層型半導体装置の構造では、急激な半導体 素子の温度上昇により半導体素子が破壊し、その積層型 半導体装置が動作しなくなるといった不具合が発生する。

【解決手段】 フリップチップ実装構造の2つの半導体装置をその互いの半導体素子1,5の裏面どうしを合わせて、放熱性接着剤15を介して積層化して接合し、また上側の半導体キャリア基板8bの裏面に放熱用の金属製プレート板18を設けることにより、実装面積を低減し、かつ放熱特性を向上させた積層型半導体装置が得られる。



【特許請求の範囲】

【請求項1】 少なくとも第1の半導体装置と第2の半導体装置とよりなり、互いの半導体装置どうしを放然性接着剤を介して積層化して接合した積層型半導体装置であって、前記第1の半導体装置上に第2の半導体装置が積層され、前記第1の半導体装置と第2の半導体装置とが電気的に接続され、前記第2の半導体装置上に放熱用の金属製プレート板が設けられ、前記金属製プレート板が設けられ、前記金属製プレート板が設けられ、前記金属製プレート板が設けられ、前記金属製プレート板が銀出するように、前記第1の半導体装置と前配第2の半導体装置との外囲を封止樹脂で封止したことを特徴とする積層型半導体装置。

【請求項2】 底面に外部端子を有し、上面に前記外部 増子と基板内接続した電極を有した絶縁性回路基板より なる第1の半導体キャリア基板と、前記電極に対応して その主面の電極パッドがバンプを介して接合された第1 の半導体素子とよりなる第1の半導体装置と、底面に外 部場子を有し、上面に前記外部場子と基板内接続した電 板を有した絶縁性回路基板よりなる第2の半導体キャリ ア基板と、前記電極に対応してその主面の電極パッドが バンプを介して接合された第2の半導体素子とよりなる 第2の半導体装置とが放熱性接着剤を介して積層化して 接合した積層型半導体装置であって、前記第1の半導体 索子の裏面と第2の半導体索子の裏面とが接合され、前 記第2の半導体キャリア基板の底面の外部端子と前記第 1の半導体キャリア基板の上面の電極とが金属細線で電 気的に接続され、前記第2の半導体キャリア基板の底面 上に放熱用の金属製プレート板が設けられ、前記金属製 プレート板が露出するように、前記第1の半導体キャリ ア基板の上面領域の前記第2の半導体装置を含む領域を 封止樹脂で封止したことを特徴とする積層型半導体装 置.

【讃求項3】 底面に外部端子を有し、上面に前記外部 端子と基板内接続した電極を有した絶縁性回路基板より なる第1の半導体キャリア基板と、前記電極に対応して その主面の電極パッドがバンプを介して接合された第1 の半導体素子とよりなる第1の半導体装置と、底面に外 部端子を有し、上面に前記外部端子と基板内接続した電 極を有した絶縁性回路基板よりなる第2の半導体キャリ ア基板と、前記電極に対応してその主面の電極パッドが バンプを介して接合された第2の半導体素子とよりなる 第2の半導体装置とが放熱性接着剤を介して積層化して 接合した積層型半導体装置であって、前記第1の半導体 業子の裏面と第2の半導体キャリア基板の底面とが金属 製プレート板を介して前記放熱性接着剤により接合さ れ、前記第2の半導体キャリア基板の上面の電極と前記 第1の半導体キャリア基板の上面の電極とが金属細線で 電気的に接続され、前配第1の半導体キャリア基板の上 面領域の前記第2の半導体装置を含む領域を封止樹脂で 封止したことを特徴とする積層型半導体装置。

【請求項4】 第1の半導体素子と第1の半導体キャリ

ア基板との間隙、および第2の半導体素子と第2の半導体キャリア基板との間隙には、それぞれ樹脂が充填封止されていることを特徴とする請求項2または請求項3に 記載の積層型半導体装置。

【請求項5】 第1の半導体素子の主面の電極パッドに バンプを形成し、そのバンプの先端部に導電性接着剤を 形成し、第2の半導体索子の電極バッドにバンプを形成 し、その先端部に導電性接着剤を形成する工程と、前記 第1の半導体チップをその主面側を下にして第1の半導 体キャリア基板の上面の電極に対応させ、バンプ上の導 電性接着剤を介して接合し、第2の半導体チップをその 主面側を下にして第2の半導体キャリア基板の上面の電 極に対応させ、バンプ上の導電性接着剤を介して接合す る工程と、前記第1の半導体業子と第1の半導体キャリ ア基板との間隙に封止樹脂を注入して充填封止し、前配 第2の半導体素子と第2の半導体キャリア基板との間隙 に封止樹脂を注入して充填封止する工程と、前記第2の 半導体素子側の第2の半導体キャリアの裏面の略中央部 に対して、放熱性接着剤を用いて、放熱用の金属製プレ ート板を接合する工程と、前記第1の半導体キャリアに 接合された第1の半導体素子の裏面と、第2の半導体キ ャリア基板が接合された第2の半導体素子の裏面とを放 熱性接着剤により接合して積層構造を構成する工程と、 前記第2の半導体案子が接合された第2の半導体キャリ アの電極端子と前記第1の半導体キャリアの上面のポン ディングバッド部とを金属細線により電気的に接続する 工程と、前記金属製プレート板が被らないように、前記 第1の半導体キャリア基板の上面領域をボッティング封 止樹脂で封止し、前記第1の半導体素子、第2の半導体 索子および金属細線による接続領域を封止する工程とよ りなることを特徴とする積層型半導体装置の製造方法。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、フリップチップ実装工法で実装した半導体装置どうしまたは、フリップチップ実装工法の半導体装置と、もう一つ別の半導体装置(外周部に電気的接続が取れる電極場子部を有している半導体装置)とが放熱性接着剤を介して、接着させた積層型の半導体装置に関するもので、特に、積層化した半導体装置の放熱性の向上化を図り、半導体装置の大容量化・高機能化・高信頼性化を実現することができることを目的とした積層型半導体装置に関するものである。また、従来のフリップチップ実装構造の半導体装置を個々に実装することよりも、更に、高密度実装化を実現することができることを特徴とした積層型半導体装置とその製造方法に関するものである。

[0002]

【従来の技術】一般的に積層型半導体装置は、複数の半 導体装置を積層化するため、技術的に放然特性が重要課 題となっている。従来の積層型半導体装置は、リードフ レーム上下に、2種類の半導体素子を搭載し、ワイヤー ボンディングにより電気的に接続し、半導体素子全体を モールド封止しているなどの構造であり、筐体を通じ て、電子機器のシステム本体への熱放散させる機構が十 分でない構造であった。

【0003】以下、図面を参照して従来の積層型半導体 装置の構造例について説明する。図5および図6は、従 来の積層型半導体装置を示す断面図である。

【0004】まず図5に示すような積層型半導体装置は、第1の半導体素子1の電極(図示せず)に金などのバンプ2を形成し、このバンプ2に網材よりなるリード3をインナーボンディングし、続いて、そのリード3をリードフレーム4にアウターボンディングを施して接続する。さらに、リードフレーム4を裏返しにして、第2の半導体素子5に、再び前記の処理を施すことにより、第2の半導体素子5のバンプ2とリードフレーム4との間を網材のリード3で接続する。その後、封止樹脂6により樹脂モールドを施こし、リードフレーム4を必要な形状に成形加工し、樹脂封止型の積層型半導体装置を構成している。

【0005】次に、従来の積層型半導体装置として別の例を図6に示している。図6は従来の積層型半導体装置を示す断面図である。

【0006】図6に示すように、従来のフリップチップ 実装型の積層型半導体装置は、その主面の電極パッド7 にパンプ2が形成された第1の半導体素子1が、その主 面を下にして(フリップチップ)、支持体であるセラミ ックを絶縁基体とした多層回路基板よりなる半導体キャ リア基板8上の複数の電極9とが半田あるいは導電性接 着剤等により接合されている。そして、接合された第1 の半導体素子1と半導体キャリア基板8との隙間には、 エポキシ系の封止樹脂6が充填封止されている。なお、 半導体キャリア基板8は、その裏面に外部端子10を有 し、電極9と外部端子10とは半導体キャリア基板8内 に形成されたピア(図示せず)により、内部接続されて いる。そしてもう一つ別の第2の半導体素子5が、半田 または導電性接着剤11等を介して、第1の半導体素子 1の裏面と接合されており、この第2の半導体索子5の 表面の電極パッド7から、半導体キャリア基板8の表面 外周部にあるボンディングパッド12に金属細線13で ボンディングされている。そして第1の半導体素子1、 第2の半導体素子5および金属細線13を含む半導体キ ャリア基板8の上面側を封止樹脂6で樹脂モールドして 積層型半導体装置を構成している。

[0007]

【発明が解決しようとする課題】しかしながら前記従来 の積層型半導体装置の構造では、発熱体である半導体素 子からの発熱を、電子機器システム内の筐体を通じて効 率良く、且つ十分に放散させるための高放熱システム機 能が組み込まれておらず、消費電力が高い仕様の半導体 衆子を積層化した半導体装置に組み込んだ場合、急激な半導体素子の温度上昇により半導体案子が破壊し、その積層型半導体装置が動作しなくなるといった不具合が発生する。そのため、高放熱仕様の積層型半導体装置の実現を図ることが重要であり、且つ大容量化し、高機能化した積層型半導体装置の実現が必要不可欠であった。 【0008】本発明は、前配従来の課題を解決するもので、複数の半導体素子より発生する熱の放熱特性を向上させ、積層型半導体装置の信頼性の向上化を図ることはもちろん、従来の2つの半導体素子を個々に実装する場合に比べ信号運延が小さく、且つ実装面積を縮小化することもできる半導体装置を提供することを目的とする。 【0009】

【課題を解決するための手段】前記課題を解決するために本発明の積層型半導体装置は、以下のような構成を有している。すなわち、概念的には、少なくとも第1の半導体装置と第2の半導体装置とよりなり、互いの半導体装置どうしを放熱性接着剤を介して積層化して接合した積層型半導体装置であって、前記第1の半導体装置上に第2の半導体装置とが電気的に接続され、前記第2の半導体装置とが電気的に接続され、前記第2の半導体装置とが電気的に接続され、前記第2の半導体装置とが電気的に接続され、前記第1の半導体装置上に放熱用の金属製プレート板が設けられ、前記金属製プレート板が露出するように、前記第1の半導体装置と前記第2の半導体装置との外囲を封止樹脂で封止した積層型半導体装置である。

【0010】また、本発明の積層型半導体装置は、底面・ に外部場子を有し、上面に前記外部場子と基板内接続し た電極を有した絶縁性回路基板よりなる第1の半導体キ ャリア基板と、前記電極に対応してその主面の電極パッ ドがバンプを介して接合された第1の半導体素子とより なる第1の半導体装置と、底面に外部端子を有し、上面 に前記外部端子と基板内接続した電極を有した絶縁性回 路基板よりなる第2の半導体キャリア基板と、前記電板 に対応してその主面の電極パッドがパンプを介して接合 された第2の半導体素子とよりなる第2の半導体装置と が放熱性接着剤を介して積層化して接合した積層型半導 体装置であって、前記第1の半導体素子の裏面と第2の 半導体素子の裏面とが接合され、前記第2の半導体キャ リア基板の底面の外部端子と前記第1の半導体キャリア **基板の上面の電極とが金属細線で電気的に接続され、前** 記第2の半導体キャリア基板の底面上に放熱用の金属製 プレート板が設けられ、前記金属製プレート板が露出す。 るように、前記第1の半導体キャリア基板の上面領域の 前記第2の半導体装置を含む領域を封止樹脂で封止した 積層型半導体装置である。

【0011】また、底面に外部端子を有し、上面に前記 外部端子と基板内接続した電極を有した絶縁性回路基板 よりなる第1の半導体キャリア基板と、前記電極に対応 してその主面の電極パッドがパンプを介して接合された 第1の半導体素子とよりなる第1の半導体装置と、底面 に外部場子を有し、上面に前記外部場子と基板内接続した電極を有した絶縁性回路基板よりなる第2の半導体キャリア基板と、前記電極に対応してその主面の電極パッドがパンプを介して接合された第2の半導体素子とよりなる第2の半導体装置とが放熟性接着剤を介して積層化して接合した積層型半導体装置であって、前記第1の半導体素子の裏面と第2の半導体キャリア基板の上面の電極と前記第1の半導体キャリア基板の上面の電極と前記第1の半導体キャリア基板の上面の電極と前記第1の半導体キャリア基板の上面の電極と前記第1の半導体キャリア基板の上面の電極とが金属細線で電気的に接続され、前記第1の半導体キャリア基板の上面領域の前記第2の半導体装置を含む領域を封止樹脂で對止した積層型半導体装置である。

【0012】さらに具体的には、第1の半導体素子と第 1の半導体キャリア基板との間隙、および第2の半導体 素子と第2の半導体キャリア基板との間隙には、それぞ れ樹脂が充填封止されている積層型半導体装置である。 【0013】本発明の積層型半導体装置の製造方法にお いては、第1の半導体素子の主面の電極バッドにバンア

を形成し、そのバンプの先端部に導電性接着剤を形成 し、第2の半導体業子の電極パッドにパンプを形成し、 その先端部に導電性接着剤を形成する工程と、前記第1 の半導体チップをその主面側を下にして第1の半導体キ ャリア基板の上面の電極に対応させ、バンプ上の導電性 接着剤を介して接合し、第2の半導体チップをその主面 側を下にして第2の半導体キャリア基板の上面の電極に 対応させ、バンプ上の導電性接着剤を介して接合する工 程と、前記第1の半導体素子と第1の半導体キャリア基 板との間隙に封止樹脂を注入して充填封止し、前記第2 の半導体素子と第2の半導体キャリア基板との間隙に封 止樹脂を注入して充填封止する工程と、前記第2の半導 体素子側の第2の半導体キャリアの裏面の略中央部に対 して、放熱性接着剤を用いて、放熱用の金属製プレート 板を接合する工程と、前記第1の半導体キャリアに接合 された第1の半導体素子の裏面と、第2の半導体キャリ ア基板が接合された第2の半導体素子の裏面とを放熱性 接着剤により接合して積層構造を構成する工程と、前記 第2の半導体素子が接合された第2の半導体キャリアの 電極端子と前記第1の半導体キャリアの上面のポンディ ングパッド部とを金属細線により電気的に接続する工程 と、前記金属製プレート板が被らないように、前記第1 の半導体キャリア基板の上面領域をボッティング封止樹 脂で封止し、前記第1の半導体素子、第2の半導体素子 および金属細線による接続領域を封止する工程とよりな る積層型半導体装置の製造方法である。

【0014】前記構成の通り、放熱用の金属製プレート板、放熱性接着剤を用いているので、発熱体である2種の半導体素子からの熱エネルギーを、電子機器内の筐体を通じて効率良く熱放散することにより、積層化した半導体装置の高放熱化が図れるものである。これにより、

急激な半導体装置の温度上昇による半導体装置の破壊を 防止し、半導体装置の大容量化・高速化及び更なる高密 度実装化等が実現できるものである。

[0015] .

【発明の実施の形態】本発明の積層型半導体装置は、放 熱性接着剤により2つの半導体装置を接合し、上側の半 導体装置に放熱用の部材、例えば金属製プレート板を設 けたものであり、少なくとも第1の半導体装置と第2の 半導体装置とよりなり、互いの半導体装置どうしを放熱 性接着剤を介して積層化して接合した積層型半導体装置 であって、第1の半導体装置上に第2の半導体装置 であって、第1の半導体装置上に第2の半導体装置 を 記気的に接続され、また第2の半導体装置上に放熱用の 金属製プレート板が設けられ、その金属製プレート板が 電出するように、第1の半導体装置と第2の半導体装置 との外囲を封止樹脂で封止した構成を有するものであ を

【0016】以下、本発明の積層型半導体装置およびその製造方法の一実施形態について図面を参照しながら説明する。

【0017】まず第1の実施形態にかかる積層型半導体 装置について説明する。図1は本実施形態の積層型半導 体装置を示す断面図である。なお図1において、図1 (a)は断面図であって、図1(b)は図1(a)の破 線円の部分を拡大した図である。

【0018】図1に示すように本実施形態の積層型半導 体装置は、その主面の電極パッド7にパンプ2の形成さ れた第1の半導体業子1がその主面側を下にして、支持 体であるセラミックを絶縁基体とした多層回路基板より 成る半導体キャリア基板8aに接合されている。 ここで 第1の半導体素子1上に形成されたパンプ2と半導体キ ャリア基板8a上の複数の電極9aとが半田あるいは導 電性接着剤14等により接合されている。 そして接合さ れた第1の半導体素子1と半導体キャリア基板8aとの 隙間には、エボキシ系の封止樹脂6が充填封止されてい る。なお、半導体キャリア基板8aはその裏面に外部端 子10を有し、電極9aと外部端子10とは、半導体キ ャリア基板8a内に形成されたピア (図示せず) により 内部接続されているものである。そして第1の半導体素 子1の裏面側に放熱性接着剤15を介して第2の半導体 素子5がその裏面側で接合されており、この第2の半導 体案子5もまた第1の半導体素子の実装構造と同様に、 その主面の電極バッドフにバンプ2の形成された第2の 半導体素子5がその主面側を下にして、支持体であるセ ラミックを絶縁基体とした多層回路基板より成る半導体 キャリア基板8bに接合されている。そして同様に、第 2の半導体索子5上に形成されたパンプ2と半導体キャ リア基板86上の複数の電極96とが半田あるいは導電 性接着剤等14により接合されている。そして接合され た第2の半導体素子5と半導体キャリア基板86との障 間には、エポキシ系の封止樹脂6が充填封止されている。なお、半導体キャリア基板8 bはその裏面に外部端子10を有し、電極9 bと外部端子10とは、半導体キャリア基板8 b内に形成されたビア(図示せず)により内部接続されているものである。

()

【0019】また、積層化した2種の半導体素子のうち、第2の半導体素子5からの電気的信号を電気的にユーザ基板へ導くため、第2の半導体素子5の半導体キャリア基板8b裏面の外周部にある電極端子16から、積層化した下側にある第1の半導体素子1の半導体キャリア基板8aの表層面外周部に設けたボンディングパッド部17へ金線等の金属細線13でボンディングしているものである。そして第2の半導体素子5側の半導体キャリア基板8bの裏面の略中央部には、放熱用の金属メッキ層または金属製プレート板18が設けられているものである。

【0020】そして金属製アレート板18が被さらないように、半導体キャリア基板8aの上面領域をボッティング封止樹脂19で封止しているものである。

【0021】なお、半導体キャリア8bの略中央部に設けた放熱用の金属製アレート板18の上面には、マークインク20で積層化した半導体装置の製品品番や密番等をマーキング捺印しているものである。また、半導体キャリア基板8aはボッティング封止樹脂19がはみ出さないように、基板の周囲には上方に突出した枠部が形成されているものである。

【0022】以上のように、フリップチップ実装構造の 2つの半導体装置をその互いの半導体素子1,5の裏面 どうしを合わせて、放熱性接着剤15を介して積層化 し、接合されているものである。この構造により、実装 面積を低減し、かつ放熱特性を向上させた積層型半導体 装置が得られるものである。

【0023】次に本実施形態の積層型半導体装置の製造 方法について、同図をもとに説明する。

【0024】まず、個々に、第1の半導体素子1の主面の電極パッド7にバンア2を形成し、そのバンア2の先端部に導電性接着剤14を転写法により形成する。同様に第2の半導体素子5の電極パッド7にもバンア2を形成し、その先端部に導電性接着剤14を転写法により形成する。

【0025】次に、個々に第1の半導体チップ1をその主面側を下にして半導体キャリア基板8 aの電極9 aに対応させ、バンプ2上の導電性接着剤14を介して接合する。同様に第2の半導体チップ5をその主面側を下にして半導体キャリア基板8 bの電極9 b に対応させ、バンプ2上の導電性接着剤14を介して接合する。なお、半導体素子と半導体キャリアとの接合においては、導電性接着剤14の硬化のために所定条件で加熱処理を行う

【0026】次に、個々に第1の半導体素子1と半導体

キャリア基板8aとの間隙に封止樹脂6を注入して充填 封止する。同様に第2の半導体素子5と半導体キャリア 基板8bとの間隙に封止樹脂6を注入して充填封止す る。通常、封止樹脂6に用いる樹脂は熱硬化型であるため、樹脂注入して加熱し、樹脂を熱硬化させて封止する。

【0027】次に、第2の半導体素子5側の半導体キャリア8bの裏面の略中央部に対して、放熱性接着剤を用いて、放熱用の金属製プレート板18を接合する。または金属製プレート板18の代わりに、金属メッキ層を形成してもよい。なお、ここで、放熱用の金属製プレート板18を半導体キャリア基板8b裏面の中央部付近に接合するのは、放熱特性を向上させるために熱伝導を均にするためである。

【0028】次に、半導体キャリア8aに接合された第1の半導体素子1の裏面と、半導体キャリア基板8bが接合された第2の半導体素子5の裏面とを放熱性接着剤15により接合して積層構造を構成する。なお、この工程の後に前記工程で形成した放熱用の金属製プレート板18を半導体キャリア8bの裏面に接合してもよい。【0029】そして、第2の半導体素子5が接合された半導体キャリア8bの電極端子16と半導体キャリア8aのボンディングパッド部17とを金属細線13により電気的に接続する。

【0030】最後に金属製アレート板18が被さらないように、半導体キャリア基板8aの上面領域をボッティング封止協脂19で封止し、第1の半導体素子1、第2の半導体素子5および金属細線13による接続領域を封止し、積層型半導体装置を得る。

【0031】また通常の製品製造工程では、積層型半導体装置の半導体キャリア8bの略中央部に設けた放熱用の金属製アレート板18の上面に、マークインク20で積層化した半導体装置の製品品番や密番等をマーキング接印する。

【0032】次に本実施形態の積層型半導体装置を応用した実施形態について説明する。図2は本実施形態の積層型半導体装置を示す断面図である。

【0033】図2に示す稅層型半導体装置は、図1に示した稅層型半導体装置を基板に対して2つ並列に配置し、MCM (Multi Chip Module)化した構成である。図2に示した構造は、図1に示した積層型半導体装置として、第1の積層型半導体装置21と第2の積層型半導体装置22とを1つの基板23上に形成し、それら2つの積層型半導体装置を一体でボッティング對止樹脂19で對止したものである。そして各積層型半導体装置から発生する熱を電子機器内の筐体24を通じて放熱することが可能となり、更なる高密度実装化が図れるものである。これにより、例えば4種の半導体素子を積層化し、1つの基板に実装でき、高密度実装化を実現できる。なお、他の構成は図1に示した構成と同

じである.

[0034]次に本実施形態の積層型半導体装置を応用 した別の実施形態について説明する。 図3は本実施形態 の積層型半導体装置を示す断面図である。

1 1

【0035】図3に示す積層型半導体装置は、図1に示した積層型半導体装置における上側の半導体装置として、図1のようにフリップチップ実装した半導体装置ではなく、バッケージ底面に外部電極25が配列したモールド封止型の半導体装置26を第1の半導体素子1の裏面に対して、放熱性接着剤15により接合した構成である。なお、他の構成は図1に示した構成と同じである。図3の構成のように、フリップチップ実装した半導体装置26の裏面中央部に放熱用の金属製プレート板18を設けることができるものであり、高密度実装を実現するとともに、放熱性を向上させることができる。

【0036】次に本実施形態の積層型半導体装置を応用した別の実施形態について説明する。 図4は本実施形態の積層型半導体装置を示す断面図である。

【0037】図4に示す積層型半導体装置は、図1に示 した積層型半導体装置における上側の半導体装置とし て、図1のように半導体索子の裏面どうしを放熟性接着 剤により接合した半導体装置ではなく、上側の半導体装 置において、半導体キャリア基板8bの裏面と第1の半 導体素子1の裏面とを放熱性接着剤15により接合した ものであり、図1に示した構造において、上側の半導体 装置が180度反転して接合した構造である。 そして第 1の半導体素子1の裏面の略中央部には、薄型の金属製 プレート板27を接合し、半導体キャリア基板86の底 面のその金属製プレート板27と対応する部分には凹部 28が形成されて、金属製プレート板27が入る構成で あり、第1の半導体素子1の裏面、金属製プレート板2 7と半導体キャリア基板86の凹部28とは放熱性接着 剤15により接合されている。なお、他の構成は図1に 示した構成と同じである。この構成においても、高密度 実装を実現するとともに、放熱性を向上させることがで \$ 6.

【0038】なお、各実施形態において、同一の半導体 キャリア8a上に種々の半導体装置を複数個積層させる こともできるものである。

【0039】以上、本実施形態のような構成により、発 熱体である2種の半導体素子からの熱エネルギーを、電 子機器内の筐体を通じて効率良く熱放散することによ り、積層化した半導体装置の高放熱化が図れるものであ る。これにより、急激な半導体装置の温度上昇による半 導体装置の破壊を防止し、半導体装置の大容量化・高速 化及び更なる高密度実装化等が実現できるものである。 【0040】

【発明の効果】以上説明したように、本発明の積層型半

等体装置は、フリップチップ実装工法で実装した半導体 装置どうし、あるいはフリップチップ実装構造でなくて も半導体装置裏面の外周部に電気的接続が取れる端子を 設けている半導体装置(但し積層化する際、必ず上側に 搭載される)と、フリップチップ実装構造の半導体装置 (下側に搭載)とを積層化し、互いの半導体業子の裏面 どうしを合わせて放熱性接着剤等を介して積層・接着す るものである。

【0041】また、積層化した半導体装置における上側の半導体装置の半導体キャリア基板あるいは半導体装置の裏面中央部に設けた金属メッキ層または薄型の金属製プレート板が完全に露出されていることにより、発熱した半導体素子からの熱を電子機器システム内の筐体を通じて効率良く熱放散させることができるものである。【0042】これにより、高密度実装化を実現する上で困難であった積層型半導体装置の大容量化・高機能化・高信頼性化等を実現することができるものである。また、個々の半導体装置をユーザ基板に実装するよりも、更に実装面積の縮小化が図れるだけでなく、電気信号の高速化も図ることができるものである。

【図面の簡単な説明】

【図1】本発明の一実施形態における積層型半導体装置 を示す断面図

【図2】本発明の一実施形態における積層型半導体装置 を示す断面図

【図3】本発明の一実施形態における積層型半導体装置を示す断面図

【図4】本発明の一実施形態における積層型半導体装置を示す断面図

【図5】従来の積層型半導体装置を示す断面図 【図6】従来の積層型半導体装置を示す断面図 【符号の説明】

- 1 第1の半導体素子
- 2 バンプ
- 3 リード
- 4 リードフレーム
- 5 第2の半導体業子
- 6 封止樹脂
- 7 重極パッド
- 8 半導体キャリア基板
- 9 電板
- 10 外部端子
- 11 導電性接着剤
- 12 ポンディングパッド
- 13 金属細線
- 14 導電性接着剤
- 15 故熱性接着剤
- 16 電極端子
- 17 ポンディングパッド部
- 18 金属製プレート板

!(7) 000-294723 (P2000-29JL8

19 封止樹脂

20 マークインク

21 第1の半導体装置

22 第2の半導体装置

23 半導体キャリア基板

24 億体

25 外部電極


26 半導体装置


27 金属製プレート板

28 凹部


【図1】

【図4】






(図2)



【図3】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.